Приказ Минтруда России от 11.04.2014 N 241н (ред. от 12.12.2016) "Об утверждении професси онального стандарта "Инженер в области проектирования и сопровождения интегральных схем и систем на кристалле" (Зарегистрировано в Минюсте России 21.05.2014 N 32373)
| Обобщенные трудовые функции |
Возможные наименования должностей, профессий |
Требования к образованию и обучению |
Требования к опыту практической работы |
Трудовые функции |
Трудовые действия |
|
| код |
наименование |
уровень квалификации |
наименование |
код |
уровень (подуровень) квалификации |
| 1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
10 |
11 |
| A |
Разработка функционального описания и технического задания на систему на кристалле (СнК) |
7 |
• Ведущий инженер
• Главный конструктор
• Технический директор
|
• Высшее образование - магистратура и еще 1• Рекомендуется дополнительное профессиональное образование - программы повышения квалификации
|
Не менее пяти лет в области проектирования и сопровождения интегральных схем и систем на кристалле
|
Инициирование постановки работ по проектированию СнК, определение области применения СнК и выбор технологического базиса для СнК (технологии изготовления) |
A/01.7 |
7 |
Разработка и согласование с заказчиком первичного технического задания на интегральную схему, сверхбольшую интегральную схему (СБИС) или СнК
и еще 2 |
Заявка на обучение
|
| Определение области применения СнК с учетом конкурентоспособных характеристик |
| Выбор на основе первичного технического задания (ТЗ) и области применения технологического процесса изготовления СБИС или СнК |
| Разработка блок-схемы алгоритма функционирования системы на основе первичного технического задания |
A/02.7 |
7 |
Анализ первичного технического задания и определение состава СнК
и еще 3 |
Заявка на обучение
|
| Определение набора инструментальных средств описания проекта на системном уровне |
| Определение множества специальных математических, логических и других функций и операций, описывающих работу СнК |
| Разработка поведенческой высокоуровневой модели всей системы без учета временных характеристик средствами C#, SystemC, VHDL, Verilog |
| Разработка набора тестов системного уровня и проведение верификации поведенческой модели всей СнК |
A/03.7 |
7 |
Разработка системы тестов, покрывающих верификационные запросы в текущей среде САПР
и еще 2 |
Заявка на обучение
|
| Компьютерное моделирование и верификация поведенческой модели СнК |
| Подтверждение соответствия проекта требованиям, зафиксированным в первичном ТЗ в части выполнения ожидаемых функций как таковых |
| Определение набора блоков, реализуемых в виде аппаратной части, и набора блоков, реализуемых в виде программной части (разбиение СнК на аппаратную и программную части) |
A/04.7 |
7 |
Разбиение СнК на аппаратную и программную части
и еще 2 |
Заявка на обучение
|
| Разработка спецификации аппаратной части СнК |
| Разработка спецификации программной части СнК |
| Разработка архитектуры всей СнК на основе сложнофункциональных блоков |
A/05.7 |
7 |
Определение состава сложнофункциональных блоков (СФ-блоков) аппаратной части СнК
и еще 3 |
Заявка на обучение
|
| Определение состава СФ-блоков программной части СнК |
| Определение спецификации оригинальной части СнК |
| Разработка архитектуры аппаратной части СнК, введение системной шины |
| Проведение верификации разработанного архитектурного решения |
A/06.7 |
7 |
Разработка транзакционных высокоуровневых моделей компонентов всей СнК
и еще 3 |
Заявка на обучение
|
| Моделирование транзакционной высокоуровневой модели СнК методами компьютерного моделирования |
| Анализ результатов моделирования и внесение изменений в набор аппаратных и программных блоков |
| Оценка корректности выбранного архитектурного решения |
| Разработка общей концепции тестирования СнК, включая разработку тестовых векторов и стратегию кристального тестирования |
A/07.7 |
7 |
Определение методов верификации аппаратной части СнК и программных средств верификации
и еще 4 |
Заявка на обучение
|
| Разработка тестового плана изделия и его составных частей |
| Разработка наборов тестовых векторов для верификации аппаратной части СнК |
| Разработка общей стратегии и алгоритма кристального тестирования и верификации чипа |
| Оценка возможности и необходимости введения в аппаратную часть блоков самотестирования |
| Разработка технического задания на программную и аппаратную части СнК |
A/08.7 |
7 |
Описание блок-схемы, алгоритма функционирования и циклограммы работы СнК с раскрытием работы ее отдельных узлов, включая временные диаграммы, предложения по их реализации аппаратными или программными методами
и еще 3 |
Заявка на обучение
|
| Описание поведенческих моделей отдельных цифровых узлов и всей цифровой части СнК в целом, описывающих функции и временные соотношения без привязки к конкретной технологической реализации СнК |
| Описание наборов функциональных тестов, необходимых для верификации логической модели СнК |
| Разработка технических требований к разработке аналоговых и аналого-цифровых узлов СнК |
| B |
Разработка синтезпригодного описания уровня регистровых передач |
7 |
• Ведущий инженер
• Главный конструктор
• Технический директор
|
• Высшее образование - магистратура и еще 1• Рекомендуется дополнительное профессиональное образование - программы повышения квалификации
|
Не менее пяти лет
|
Разработка детального плана верификации функционального описания СнК |
B/01.7 |
7 |
Разработка детального описания стратегии верификации всего проекта и отдельных его частей
и еще 4 |
Заявка на обучение
|
| Разработка детального описания тестового окружения и списка компонентов тестового окружения |
| Разработка списка тестов с оценкой их сложности и полноты |
| Разработка регрессионной модели тестирования, механизма и сценариев регрессионного тестирования |
| Определение условий, означающих окончание процесса верификации |
| Разработка функционального описания цифровых блоков аппаратной части СнК |
B/02.7 |
7 |
Определение стилей описания цифровых блоков и выбор языков описания аппаратуры (Verilog, VHDL, SystemVerilog)
и еще 2 |
Заявка на обучение
|
| Разработка RTL-описания цифровых блоков СнК |
| Разработка тестовых воздействий для верификации RTL-описания цифровых блоков |
| Моделирование функционального описания с использованием программ событийного и/или временного моделирования |
B/03.7 |
7 |
Моделирование разработанного функционального описания средствами САПР
и еще 2 |
Заявка на обучение
|
| Анализ и сравнение результатов моделирования функционального описания с эталонными результатами моделирования поведенческой модели |
| Коррекция функционального описания цифровых блоков |
| Моделирование разработанных цифровых блоков в составе всей системы в целом |
B/04.7 |
7 |
Встраивание модели цифрового блока в общую поведенческую модель всей СнК
и еще 2 |
Заявка на обучение
|
| Разработка наборов тестовых воздействий, аналогичных тестовым воздействиям системного уровня описания |
| Моделирование работы блоков в составе всей системы на кристалле средствами САПР |
| Проведение программно-аппаратной верификации СнК |
B/05.7 |
7 |
Моделирование совместной работы программной и аппаратной частей СнК
и еще 2 |
Заявка на обучение
|
| Анализ взаимодействия между шинно-функциональной моделью и программным обеспечением как набор команд для процессора |
| Устранение проблемных ситуаций |
| Разработка и моделирование тестового воздействия и тестового вектора на функциональные блоки |
B/06.7 |
7 |
Анализ кодового покрытия, обеспечивающего возможность количественной оценки функционального покрытия того или иного теста, задаваемого на входы рассматриваемого устройства
и еще 1 |
Заявка на обучение
|
| Моделирование с учетом утверждений |
| C |
Синтез логической схемы в базисе выбранной технологической библиотеки на основе заданных временных и физических ограничений с использованием средств автоматизированного проектирования |
7 |
• Ведущий инженер
• Главный конструктор
• Технический директор
|
• Высшее образование - магистратура и еще 1• Дополнительные профессиональные программы - программы повышения квалификации, программы профессиональной переподготовки
|
Не менее пяти лет
|
Разработка набора ограничений на процесс синтеза |
C/01.7 |
7 |
Разработка набора условий и ограничений, необходимых для функционирования схемы
и еще 2 |
Заявка на обучение
|
| Описание с использованием разработанных ограничений параметров тактовых, входных и выходных сигналов |
| Разработка требований к отдельным путям или группам путей прохождения сигнала |
| Разработка списка цепей в базисе библиотеки фабрики-изготовителя СнК |
C/02.7 |
7 |
Синтез списка цепей в базисе библиотеки предприятия-изготовителя чипа средствами САПР
и еще 1 |
Заявка на обучение
|
| Формирование отчетов о временных, мощностных характеристиках цифровой части системы на кристалле или сложнофункционального блока |
| Проведение формальной логической верификации (LEC) на соответствие RTL-описания списку цепей |
C/03.7 |
7 |
Сравнение исходного RTL-описания с описанием на уровне списка цепей с помощью программных методов |
Заявка на обучение
|
| Разработка и встраивание средства для самотестирования и кристального тестирования |
C/04.7 |
7 |
Определение необходимости использования встроенных средств тестирования блоков системы на кристалле
и еще 1 |
Заявка на обучение
|
| Разработка наборов тестовых воздействий для кристального тестирования и верификации |
| Моделирование полученного списка цепей цифровой части СнК |
C/05.7 |
7 |
Моделирование разработанного списка цепей средствами САПР
и еще 2 |
Заявка на обучение
|
| Проверка соответствия результатов моделирования требованиям динамических характеристик, анализ потребляемой мощности и оценка площади |
| Выполнение временного анализа с учетом рассчитанных задержек на основе компьютерного моделирования средствами САПР |
| D |
Разработка топологического описания на основе полученного списка цепей с учетом набора ограничений |
7 |
• Ведущий инженер
• Главный конструктор
• Технический директор
|
• Высшее образование - магистратура и еще 1• Рекомендуется дополнительное профессиональное образование - программы повышения квалификации
|
Не менее пяти лет
|
Разработка плана кристалла, размещение блоков |
D/01.7 |
7 |
Разработка предварительного плана кристалла
и еще 2 |
Заявка на обучение
|
| Размещение макроблоков, в том числе аппаратных СФ-блоков |
| Выполнение предварительного проектирования цепей земли и питания |
| Размещение стандартных ячеек и выполнение предварительной трассировки |
D/02.7 |
7 |
Размещение стандартных ячеек проекта с использованием средств САПР
и еще 1 |
Заявка на обучение
|
| Предварительная трассировка межблочных соединений проекта с использованием средств САПР |
| Осуществление предварительной экстракции паразитных параметров, проведение статического временного анализа |
D/03.7 |
7 |
Процедура предварительной экстракции паразитных параметров СнК
и еще 1 |
Заявка на обучение
|
| Статический временной анализ и вычисление задержек средствами САПР |
| Проведение анализа потребляемой мощности и распределения тепла по кристаллу |
D/04.7 |
7 |
Анализ потребляемой мощности, распределения тепла по кристаллу и учет электромиграционных эффектов
и еще 1 |
Заявка на обучение
|
| Перепланировка цепей питания и земли системы на кристалле |
| Разработка ограничения для дерева синхросигналов СнК |
D/05.7 |
7 |
Синтез дерева тактовых сигналов СнК |
Заявка на обучение
|
| Осуществление детальной трассировки СнК |
D/06.7 |
7 |
Экстракция паразитных параметров, вычисление задержки распространения сигнала, статический временной анализ
и еще 3 |
Заявка на обучение
|
| Размещение контактных площадок с цепями защиты |
| Детальная трассировка цепей системы на кристалле |
| Финальная экстракция паразитных параметров, статический временной анализ |
| E |
Разработка аналоговой части интегральной схемы или системы на кристалле |
7 |
• Ведущий инженер
• Главный конструктор
• Технический директор
|
• Высшее образование - магистратура и еще 1• Рекомендуется дополнительное профессиональное образование - программы повышения квалификации
|
Не менее пяти лет
|
Проведение анализа технического задания на аналоговую часть, разработка архитектуры аналоговой подсистемы |
E/01.7 |
7 |
Анализ аналогичных готовых решений и определение общего состава блоков аналоговой части СнК
и еще 4 |
Заявка на обучение
|
| Определение необходимых уровней питающих, входных и выходных напряжений |
| Определение необходимого быстродействия, пределов потребляемой мощности, площади и других специальных параметров блоков |
| Разработка спецификации блоков аналоговой подсистемы |
| Определение окончательной архитектуры аналоговой части системы на кристалле |
| Проектировка поведенческой модели аналоговой части проекта для моделирования в составе всей системы в целом |
E/02.7 |
7 |
Определение набора и состава блоков аналоговой части СнК
и еще 7 |
Заявка на обучение
|
| Установление необходимой степени детализации моделей блоков аналоговой части систем на кристалле |
| Определение набора входных и выходных переменных каждого отдельного блока аналоговой части СнК |
| Составление спецификации |
| Выбор средства описания поведенческой модели |
| Разработка высокоуровневой поведенческой модели блоков аналоговой части СнК |
| Моделирование, отладка и верификация блоков аналоговой части СнК |
| Разработка комплекта сопроводительной документации и рекомендаций по интеграции моделей аналоговых блоков в прототип СнК |
| Осуществление верификации поведенческой модели в составе всей СнК |
E/03.7 |
7 |
Выбор методики верификации поведенческой модели в составе СнК, определение набора средств моделирования и верификации
и еще 3 |
Заявка на обучение
|
| Цифро-аналоговое (смешанное) моделирование с использованием поведенческих моделей аналоговых и цифровых подсистем |
| Оценка правильности выбора архитектуры аналоговой части СнК и проверка корректности поведенческой модели аналоговой |
| При необходимости корректировка архитектуры, состава или поведенческой модели аналоговой части СнК |
| Разработка схемотехнических описаний блоков аналоговой части |
E/04.7 |
7 |
Разбиение аналоговых блоков на функциональные субблоки небольшого размера
и еще 5 |
Заявка на обучение
|
| Разработка схемотехнических решений функциональных субблоков, создание символьных представлений |
| Разработка и описание тестовых окружений для аналоговых субблоков |
| Графический схемный ввод элементов блоков с использованием стандартных библиотек элементов и библиотек из состава используемой технологической платформы |
| Построение иерархической структуры из данных субблоков, представляющей всю аналоговую подсистему в целом |
| На основе графической электрической схемы построение списка соединений в формате SPICE |
| Моделирование и анализ результатов моделирования отдельных аналоговых блоков и аналоговой части в целом |
E/05.7 |
7 |
Подготовка к схемотехническому моделированию субблоков
и еще 4 |
Заявка на обучение
|
| Временной анализ, анализ по постоянному и по переменному току, анализ шумов, анализ в температурном диапазоне, спектральный анализ |
| Статистический анализ и "анализ по углам" для определения правильности функционирования схемы при разбросе технологических параметров при изготовлении |
| Анализ корректности разработанной электрической схемы субблока |
| Моделирование и верификация всей аналоговой подсистемы в целом |
| Разработка топологических представлений отдельных аналоговых блоков и аналоговой части в целом |
E/06.7 |
7 |
Разработка топологических чертежей отдельных аналоговых блоков в ручном режиме
и еще 3 |
Заявка на обучение
|
| Разработка набора ограничений на конфигурации топологических представлений аналоговых субблоков |
| Разработка топологических чертежей отдельных аналоговых блоков в автоматизированном режиме |
| Разработка топологического чертежа аналоговой части в целом |
| Выполнение верификации и моделирование топологического представления аналоговых блоков и аналоговой части в целом |
E/07.7 |
7 |
Физическая и электрическая верификация топологических представлений блоков средствами САПР
и еще 4 |
Заявка на обучение
|
| Экстракция паразитных параметров требуемого уровня детализации |
| Построение списка соединений с учетом экстрагированных паразитных компонентов в формате SPICE |
| Моделирование и анализ результатов моделирования списка цепей, содержащего паразитные элементы отдельных блоков и аналоговой подсистемы системы в целом |
| Принятие решения о коррекции топологических или схемотехнических представлений аналоговых блоков |
| Интеграция топологического представления аналоговой части в состав топологии всей системы в целом |
E/08.7 |
7 |
Физическая и электрическая верификация топологии кристалла средствами САПР
и еще 3 |
Заявка на обучение
|
| Экстракция паразитных параметров кристалла |
| Построение списка соединений с учетом экстрагированных паразитных компонентов всей системы в формате SPICE |
| Принятие решения о коррекции топологических или схемотехнических представлений отдельных блоков или планировки всего кристалла |
| F |
Разработка комплекта конструкторской и технической документации на систему на кристалле |
7 |
• Ведущий инженер
• Главный конструктор
• Технический директор
|
• Высшее образование - магистратура и еще 1• Рекомендуется дополнительное профессиональное образование - программы повышения квалификации
|
Не менее пяти лет
|
Разработка описания СнК, разработка комплекта технических документов, подготовка описания и назначения использования чипа СнК |
F/01.7 |
7 |
Описание блок-схемы, алгоритма функционирования и циклограммы работы СнК с раскрытием работы ее отдельных узлов, включая временные диаграммы, предложения по их реализации аппаратными или программными методами
и еще 5 |
Заявка на обучение
|
| Описание СнК, разработка комплекта технических документов, подготовка описания и назначения использования чипа СнК |
| Описание поведенческих моделей отдельных цифровых узлов и всей цифровой части СнК в целом, описывающих функции и временные соотношения без привязки к конкретной технологической реализации СнК |
| Описание наборов функциональных тестов, необходимых для верификации логической модели СнК |
| Разработка технических требований к созданию аналоговых и аналого-цифровых узлов СнК |
| Оформление результатов испытаний поведенческой модели СнК и (или) ее макета, отражающих соответствие архитектуры и алгоритма СнК требованиям первичного технического задания |
